13. května se v rámci magisterského předmětu Simulace a verifikace číslicových obvodů na FIT ČVUT uskutečnila přednáška Jana Říhy na téma použití UVM metodologie pro verifikaci digitálních obvodů. Studentům jsme prezentovali obecné principy používané při verifikaci, v praxi nejpoužívanější části UVM a také chyby, kterým je dobré se při použití UVM vyhnout. Použití metodologie bylo v druhé části přednášky ilustrováno na příkladu jednoduchého SoC (system on chip) obvodu.
7. května 2024 se v rámci předmětu Struktura a architektura počítačů na FIT ČVUT v Praze uskutečnila už pravidelná přednáška Jakuba Šťastného zabývající se procesem návrhu číslicových obvodů. Postupně jsme studentům prezentovali jednotlivé kroky návrhu číslicového podsystému zákaznického integrovaného obvodu a každý z kroků ilustrovali na příkladu skutečného návrhu I2C slave rozhraní. Během přednášky zazněla řada dotazů od studentů a celkově ji provázela příjemná atmosféra. Prezentace z přednášky je připojená k aktualitě.
Studentská konference EEICT 2024 se konala v Brně 23.dubna 2024 včetně veletrhu perFEKT JobFair. Hodnocení konferenčních příspěvků studentů a výběr nejlepších v rámci jednotlivých komisí proběhl klasickou formou - ASICentrum je jedním ze sponzorů a účastní se hodnocením příspěvků ve třech komisích. Na veletrhu jsme hledali a v budoucnu ještě budeme hledat nadšené studenty i studentky FEKT/FIT, kteří se chtějí podílet na vývoji moderních integrovaných obvodů a mají chuť dále rozvíjet své dovednosti a rozšiřovat své znalosti.
Zapojte se do digitálního návrhu, verifikace, fyzického návrhu či vývoje embedded sw. Prohlédněte si také hotchips.cz.
Těšíme se na Vaše životopisy, ale hlavně na Vás samotné !
“Dne 9. dubna 2024 proběhla přednáška pro studenty druhého ročníku bakalářského studia na ústavu mikroelektroniky FEKT VUT v Brně. Přednášející Jan Ludvík představil studentům cestu digitálního návrhu od fyzické syntézy a návrhu, přes výrobu, pouzdření až po finální testování produktu. Studenti se seznámili nejen s postupem, ale i s případnými problémy a obtížemi při jednotlivých krocích a možným řešením z praxe přednášejícího. Po skončení přednášky proběhla spontální diskuze s menší skupinou studentů, kteří projevili o toto téma zájem.”
27. března 2024 jsme na Fakultě informačních technologií VUT v Brně uspořádali další přednášku na téma Synchronizace asynchronních signálů. Přednášel opět Jakub Šťastný a to pro studenty předmětu Pokročilé číslicové systémy. Prezentace je v připojeném souboru; nezachycuje ale bohužel řadu dalších informací, které se objevovaly na tabuli kolem plátna ani skvělou atmosféru v posluchárně. Na přednášce byla výborná atmosféra a rádi jsme se se studenty setkali!
4. března 2024 jsme opět uspořádali hostovskou přednášku v předmětu Digitální integrované obvody na FEKT VUT v Brně - na téma Simulace číslicových obvodů. Jakub Šťastný studentům prezentoval číslicový návrh z pohledu postupného vytváření stále přesnějších (a složitějších) modelů navrhovaného systému a dále hovořil o některých vybraných aspektech číslicové simulace (simulace na hradlové úrovni, měření pokrytí návrhu simulací a principů verifikace s použitím náhodných čísel). Přednášku doprovázela řada diskusí k tématům, a bylo velmi příjemné se opět v Brně sejít se studenty!
Jako každý podzim i letos jsme na na Elektrotechnické fakultě ČVUT v Praze uspořádali přednášku pro studenty předmětu Struktury integrovaných systémů (letos byla 13.11.). Přednáška se věnovala návrhu pro verifikaci, použití assertions, byly zmíněny základní postupy verifikace s použitím náhodných čísel a základy plánování samotného procesu verifikace. Prezentaci z přednášky najdete pod odkazem v této aktualitě.
Jako každý letní semestr, tak i 29.března 2023 přednášel Jakub Šťastný na FEL ČVUT v Praze v předmětu Návrh integrovaných systémů o základních technikách synchronizace asynchronních signálů. Prezentaci z přednášky najdete pod následujícím odkazem. Neobsahuje sice doprovodné obrázky vzniklé interaktivně, za to je ale na jejím konci seznam doporučené literatury. Tam lze dohledat řadu dalších informací, které se do přednášky už nevešly.
Studentská konference EEICT 2022 se koná opět v původní podobě, tedy včetně veletrhu perFEKT JobFair, a to po celých třech letech. Hodnocení konferenčních příspěvků studentů a výběr nejlepších v rámci jednotlivých komisí probíhá klasickou formou - ASICentrum je jedním ze sponzorů a účastní se hodnocením příspěvků ve třech komisích. Přijďte se podívat k našemu stolku č.7 na perFEKT JobFair a zjistíte, co je u nás nového. Hledáme nadšené studenty i studentky FEKT/FIT, kteří se chtějí podílet na vývoji moderních integrovaných obvodů a mají chuť dále rozvíjet své dovednosti a rozšiřovat své znalosti.
Hledáme samozřejmě i absolventy, absolventky nejenom těchto vysokých škol, hledáme zkušené vývojáře na hlavní pracovní poměr. Zapojte se do digitálního návrhu, verifikace, fyzického návrhu či vývoje embedded sw. Prohlédněte si také hotchips.cz.
Těšíme se na Vaše životopisy, ale hlavně na Vás samotné !
Jsme jedním ze sponzorů mezinárodní konference DDECS - Design and Diagnostics of Electronic Circuits and Systems, která se koná v Praze od 6. do 8.4.2022.
S ohledem na situaci s COVID-19 se letošní studentská konference EEICT 2020 koná ve velmi omezené podobě. Hodnocení konferenčních příspěvků studentů a výběr nejlepších v rámci jednotlivých komisí bude probíhat distanční formou - ASICentrum je jedním ze sponzorů a účastní se hodnocením příspěvků ve třech komisích. Již tradiční pracovní veletrh JobFair na FEKT Brno se nekoná vůbec.
Náš kolega Jakub Šťastný 8.4.2020 povídal studentům v předmětu Funkční verifikace číslicových systémů na Fakultě informačních technologií Vysokého učení technického v Brně o organizaci práce na číslicovém návrhu, design flow a úrovních abstrakce používaných pro modelování číslicového systému. Závěrem přednášky se také zmínil o specifikách modelování číslicového obvodu na hradlové úrovni. Vzhledem ke stále platnému nouzovému stavu v ČR byla přednáška streamovaná přes Google Meetings, ale ani to ji neubralo na interaktivitě a nebránilo v dialogu mezi přednášejícím a studenty. Pro ty, kteří se nemohli zúčastnit, je na konci přednášky opět seznam zajímavé literatury k vlastnímu studiu.
Se skvělými nabídkami nejenom pro studenty se zúčastníme dvou veletrhů pracovních příležitostí :
2.4.2019 Brno, Podnikatelská fakulta, VUT
9.4.2019 Praha, Elektrotechnická fakulta, ČVUT
Těšíme se na Vaši návštěvu u nás ve stánku !
společně s 12.ročníkem workshopu Elektronika a komunikace v ČR se konají 9.11.2018
Sponzorujeme mezinárodní konference Euromicro DSD/SEAA, (DSD = Digital System Design, SEAA = Software Engineering and Advanced Applications), které se konají souběžně v Praze od 29. do 31.srpna 2018.
řada volných pracovních pozic + brigády pro studenty, Praha či Brno, nástup ihned, více informací najdete zde
NEJMENŠÍ NA SVĚTĚ A S NEJNIŽŠÍ SPOTŘEBOU VE SROVNÁNÍ S KONKURENCÍ
Základní vlastnosti
EM Microelectronic získala na konferenci Connect+ 2016 v Paříži ocenění "Connect+ Event Award", za nejlepší technologickou inovaci pro propojené objekty: Duální RFID čip EM4423 "EM-echo".
Dvě funkce na dvou kmitočtech na jediném čipu :
• UHF EPC Gen2V2 (ISO/IEC 18000-63)
• HF NFC type 2 (ISO/IEC 14443A -3)
• dvě společné sdílené paměti přístupné přes obě rozhraní
• jediné UID
Tisková zpráva je k dispozici zde, článek z časopisu RFID Journal zde, popis obvodu pod níže uvedeným odkazem v sekci ke stažení a článek z časopisu DPS pod dalším odkazem.
Informace firmy Confidex o prvním tagu (Smart Label) s čipem EM4423 představeném na výstavě RFID Journal LIVE! 2015 v San Diegu
http://www.emmicroelectronic.com/products/rf-identification-security/nfc-high-frequency-ics/em4423
